【松崎】エレキ技術課_半導体テスタ電気系設計開発_マネジメント

▪️ 事業の将来性・強み

AI半導体などの高速で大規模な半導体が急速に発展してきている反面、従来の半導体も供給を必要とされておりますが、半導体製造装置はより高度化、高価格化が進んでいます。

その為、必要とされるスペックと価格がマッチしないケースもあり、装置のプラットフォームを複数ラインナップし、スペックに応じた計測モジュールを搭載できるテスタによって、お客様に貢献していくところに本事業の将来性と強みがあります。

▪️ 業務内容

・半導体テスタ電気系設計業務

半導体検査装置の中でテスタの開発・設計業務をご担当いただきます。

その中でも特に心臓部となるFPGA部分をメインとして、将来的には周辺回路、システム設計まで関わることも可能です。

以下をメイン業務とし、それ以外にもテスタに関する回路設計、基板設計を担っていただきます。

・FPGA仕様検討と種類選定

　装置へ搭載する基板の目標スペックに基づいたFPGAの選定、仕様検討

　外注へFPGA実装・評価依頼するためのFPGA仕様書の作成も含む。

・FPGA論理回路設計・実装・シミュレーション・実機デバッグ

　Verilog HDL,VHDL等による論理回路設計、コーディング

　テスタに必要な論理回路の設計。

・関係するドキュメント作成、設計レビュー

　仕様書・評価結果等のドキュメント作成と設計内容に関する社内の

　設計レビュー対応

【入社後の教育体制・フォロー体制】

入社後の教育としては、主に以下を考えております。

・テーマを決めたグループ内での勉強会

・業務を進めながら状況確認し、必要に応じて勉強会を開催

・社内外のセミナ受講を推奨

【募集背景】

【募集枠：1名】

【転勤】

有り

・FPGA論理回路設計経験(Verilog HDL,VHDLの経験1年以上)

・FPGA開発環境の使用経験（Quartus,Vivado,ISE等）

・基本的な電気設計の知識(アナログ、デジタル、電子回路）

・実機と計測器を使用したデバッグ経験

・半導体検査装置またはテスタに関する実務経験

・高速インターフェース知識や経験（PCIe,DDR,Aurora等）

・Signal Integrityやタイミング解析経験

大学卒／大学院卒

想定年収：450万円～750万円

月給 260,000円 -400,000円

【賞与】支給有り（年2回/2024年実績7.42ヵ月）

【昇給】年1回

＜諸手当＞

・交通費支給

・家族手当

・住宅手当（本社勤務）

・語学能力手当

・技能手当　他

08:45〜17:30

時間外労働: 有り

土日祝休み(完全週休2日制)

・完全週休二日制　土・日、祝、夏季・年末年始

・年間休日122日（完全週休2日制）

・夏期休暇、年末年始休暇

・リフレッシュ休暇

・年次有給休暇

・慶弔休暇

・育児休暇

・育児・介護のための短時間勤務制度

・介護、看護休暇

・創立記念日　他

・保険・共済（各種社会保険：雇用保険・労災保険・健康保険・厚生年金保険、慶弔見舞金制度、団体扱い生命保険・損害保険）

・財産形成（財形貯蓄制度、社員持株制度、確定拠出年金制度）

・健康管理（人間ドック補助、定期健康診断）

・各種補助貸付制度（社員旅行補助、社員貸付金制度）

・退職金制度

＜教育・育成＞

・グローバル人材育成制度（語学研修、語学留学）

・各種研修制度（新卒1・3・5年目フォローアップ研修、階層別研修、目的別研修）

・自己啓発関連講座補助制度　他

書類選考

　↓

1次面接

　↓

2次面接

　↓

最終面接

※選考回数、内容は変更になる場合もあります。

試用期間: 3ヶ月

採用人数: 1名